Hardware-Beschleuniger für Interference Alignment in Kommunikationssystemen

Interference Alignment (IA) kann in drahtlosen Kommunikationssytemen mit mehreren Benutzern die Kanalkapazität linear mit der Anzahl Benutzer steigern und hat damit das Potenzial, zur Befriedigung der ungebrochen steigenden Nachfrage nach höheren drahtlosen Übertragungsraten beizutragen. In bisheringen praktischen Versuchen kam eine einfacher handzuhabende Form von IA zum Einsatz, die anstelle des linearen Anstiegs der Kanalkapazität mit der Benutzeranzahl eine Verdoppelung gegenüber klassischen orthogonalen Multiplexverfahren wie Zeitmultiplex erlaubt. Reale Hardware weist zahlreiche Nichtidealitäten auf, was in praktischen Systemen berücksichtigt werden muss. Weiterhin stellt die notwendige Übertragung der quadratisch mit der Benutzeranzahl wachsenden Kanalinformation eine Herausforderung dar. IA erfordert einen hohen Rechenaufwand, was speziell auf eingebetteten Hardwareplattformen mit begrenzten Ressourcen zur Effizienzsteigerung dedizierte Hardwareunterstützung notwendig macht. Der Schwerpunkt dieser Arbeit liegt auf dem Einsatz von IA auf ressourcenbegrenzter Hardware und unter realistischen Übertragungsbedingungen. Dazu wurde exemplarisch eine typische eingebettete Software Defined Radio (SDR) Hardwareplattform hinsichtlich der Synchronisation charakterisiert. Darauf aufbauend wurde ein Übertragungsprotokoll vorgeschlagen, welches auf die Anforderungen des IA Physical Layers abgestimmt ist. Anhand der Anforderungen des Protokolls wurde ein parametrisierbarer dedizierter IA-Hardwarebeschleuniger konzipiert und auf FPGAs umgesetzt. Der Hardwarebeschleuniger ermöglicht auch bei schnell veränderlichen Kanälen die schritthaltende Berechnung der Vorverzerrungsmatrizen. Damit stehen Schlüsselkomponenten für echtzeitfähiges IA unter realen Übertragungsbedingungen auf ressourcenbegrenzten eingebetteten SDR-Hardwareplattformen zur Verfügung.