Lithographieunabhängige nanoskalige MOS-Technologie auf Bulk-Silizium

Der Trend zur stetigen Verkleinerung der minimalen Strukturgrößen in der Mikroelektronik hält auch an der Schwelle zur Nanoelektronik unvermindert an. Einen begrenzenden Faktor stellen derzeit die optischen Lithographieverfahren dar, da sie nur mit erheblichem Maschinen- und Kosteneinsatz eine Fertigung im Sub-50 mn Bereich erlauben.
In diesem Buch wird daher ein Verfahren vorgestellt, das die preiswerte Herstellung von Transistoren mit nm-Geometrien in allen drei Raumrichtungen ermöglicht und nur minimale Anforderungen an die verwendete Lithographie stellt. Dabei kommen auf Schicht-Depositions- und Rückätzschritten beruhende Spacertechniken zum Einsatz. Die gefertigten Transistoren werden hinsichtlich ihrer elektrischen Eigenschaften charakterisiert. Begrenzende Faktoren bei der praktischen Herstellung werden aufgezeigt und Lösungsansätze erörtert.