Frage zu Artikel "System Reduction for Nanoscale IC Design"